home *** CD-ROM | disk | FTP | other *** search
/ Software of the Month Club 2000 October / Software of the Month - Ultimate Collection Shareware 277.iso / pc / PROGRAMS / UTILITY / WINLINUX / DATA1.CAB / programs_-_include / ASM-SPAR.{_6 / TURBOSPA.{3F < prev    next >
Text File  |  1999-09-17  |  4KB  |  122 lines
  1. /* $Id: turbosparc.h,v 1.4 1998/08/16 16:02:42 ecd Exp $
  2.  * turbosparc.h:  Defines specific to the TurboSparc module.
  3.  *            This is SRMMU stuff.
  4.  *
  5.  * Copyright (C) 1997 Jakub Jelinek (jj@sunsite.mff.cuni.cz)
  6.  */
  7. #ifndef _SPARC_TURBOSPARC_H
  8. #define _SPARC_TURBOSPARC_H
  9.  
  10. #include <asm/asi.h>
  11. #include <asm/pgtsrmmu.h>
  12.  
  13. /* Bits in the SRMMU control register for TurboSparc modules.
  14.  *
  15.  * -------------------------------------------------------------------
  16.  * |impl-vers| RSV| PMC |PE|PC| RSV |BM| RFR |IC|DC|PSO|RSV|ICS|NF|ME|
  17.  * -------------------------------------------------------------------
  18.  *  31    24 23-21 20-19 18 17 16-15 14 13-10  9  8  7  6-3   2  1  0
  19.  *
  20.  * BM: Boot Mode -- 0 = not in boot mode, 1 = in boot mode
  21.  *
  22.  * This indicates whether the TurboSparc is in boot-mode or not.
  23.  *
  24.  * IC: Instruction Cache -- 0 = off, 1 = on
  25.  * DC: Data Cache -- 0 = off, 1 = 0n
  26.  *
  27.  * These bits enable the on-cpu TurboSparc split I/D caches.
  28.  *
  29.  * ICS: ICache Snooping -- 0 = disable, 1 = enable snooping of icache
  30.  * NF: No Fault -- 0 = faults generate traps, 1 = faults don't trap
  31.  * ME: MMU enable -- 0 = mmu not translating, 1 = mmu translating
  32.  *
  33.  */
  34.  
  35. #define TURBOSPARC_MMUENABLE    0x00000001
  36. #define TURBOSPARC_NOFAULT      0x00000002
  37. #define TURBOSPARC_ICSNOOP    0x00000004
  38. #define TURBOSPARC_PSO          0x00000080
  39. #define TURBOSPARC_DCENABLE     0x00000100   /* Enable data cache */
  40. #define TURBOSPARC_ICENABLE     0x00000200   /* Enable instruction cache */
  41. #define TURBOSPARC_BMODE        0x00004000   
  42. #define TURBOSPARC_PARITYODD    0x00020000   /* Parity odd, if enabled */
  43. #define TURBOSPARC_PCENABLE    0x00040000   /* Enable parity checking */
  44.  
  45. /* Bits in the CPU configuration register for TurboSparc modules.
  46.  *
  47.  * -------------------------------------------------------
  48.  * |IOClk|SNP|AXClk| RAH |  WS |  RSV  |SBC|WT|uS2|SE|SCC|
  49.  * -------------------------------------------------------
  50.  *    31   30 29-28 27-26 25-23   22-8  7-6  5  4   3 2-0
  51.  *
  52.  */
  53.  
  54. #define TURBOSPARC_SCENABLE 0x00000008     /* Secondary cache enable */
  55. #define TURBOSPARC_uS2        0x00000010   /* Swift compatibility mode */
  56. #define TURBOSPARC_WTENABLE 0x00000020     /* Write thru for dcache */
  57. #define TURBOSPARC_SNENABLE 0x40000000     /* DVMA snoop enable */
  58.  
  59. #ifndef __ASSEMBLY__
  60.  
  61. /* Bits [13:5] select one of 512 instruction cache tags */
  62. extern __inline__ void turbosparc_inv_insn_tag(unsigned long addr)
  63. {
  64.         __asm__ __volatile__("sta %%g0, [%0] %1\n\t" : :
  65.                              "r" (addr), "i" (ASI_M_TXTC_TAG));
  66. }
  67.  
  68. /* Bits [13:5] select one of 512 data cache tags */
  69. extern __inline__ void turbosparc_inv_data_tag(unsigned long addr)
  70. {
  71.         __asm__ __volatile__("sta %%g0, [%0] %1\n\t" : :
  72.                              "r" (addr), "i" (ASI_M_DATAC_TAG));
  73. }
  74.  
  75. extern __inline__ void turbosparc_flush_icache(void)
  76. {
  77.     unsigned long addr;
  78.  
  79.         for(addr = 0; addr < 0x4000; addr += 0x20)
  80.                 turbosparc_inv_insn_tag(addr);
  81. }
  82.  
  83. extern __inline__ void turbosparc_flush_dcache(void)
  84. {
  85.     unsigned long addr;
  86.  
  87.         for(addr = 0; addr < 0x4000; addr += 0x20)
  88.                 turbosparc_inv_data_tag(addr);
  89. }
  90.  
  91. extern __inline__ void turbosparc_idflash_clear(void)
  92. {
  93.     unsigned long addr;
  94.  
  95.         for(addr = 0; addr < 0x4000; addr += 0x20) {
  96.                 turbosparc_inv_insn_tag(addr);
  97.                 turbosparc_inv_data_tag(addr);
  98.     }
  99. }
  100.  
  101. extern __inline__ void turbosparc_set_ccreg(unsigned long regval)
  102. {
  103.     __asm__ __volatile__("sta %0, [%1] %2\n\t" : :
  104.                  "r" (regval), "r" (0x600),
  105.                  "i" (ASI_M_MMUREGS));
  106. }
  107.  
  108. extern __inline__ unsigned long turbosparc_get_ccreg(void)
  109. {
  110.     unsigned long regval;
  111.  
  112.     __asm__ __volatile__("lda [%1] %2, %0\n\t" :
  113.                  "=r" (regval) :
  114.                  "r" (0x600),
  115.                  "i" (ASI_M_MMUREGS));
  116.     return regval;
  117. }
  118.  
  119. #endif /* !__ASSEMBLY__ */
  120.  
  121. #endif /* !(_SPARC_TURBOSPARC_H) */
  122.